◎ 公開特許公報(A) 平4-165679

Sint. Cl. 5

識別記号

庁内整理番号

每公開 平成4年(1992)6月11日

H 01 L 29/784 21/322

Х

7738-4M 9056-4M 9056-4M

H 01 L 29/78

3 1 1 G 3 1 1 X

審査請求 未請求 請求項の数 1 (全15頁)

60発明の名称

絶縁ゲイト型半導体装置

②特 頤 平2-293264

@出 願 平2(1990)10月29日

@発明者 山崎

2000年平

神奈川県摩木市長谷398番地 株式会社半導体エネルギー

研究所内

勿出 顧 人 株式会社半導体エネル

神奈川県厚木市長谷398番地

ギー研究所

明知 有普

1.発明の名称

絶録ゲイト型半導体装置

2.特許請求の範囲

1. 絶縁性基板上に設けられた酸化注素膜と放棄 化注素膜上に設けられた絶縁ゲイト型電界効果 トランジスタであって、前記酸化注素膜と前記 絶縁ゲイト型電界効果トランジスタのゲイト絶 経膜の少なくとも一方にハロゲン元素が混入さ れていることを特徴とする絶縁ゲイト型半導体 装置。

3.発明の詳細な説明

(発明の利用分野)

本発明はアクティブマトリックス型の液晶表示。 装置等の駆動素子等に用いられる絶縁ゲイト型半 準体整置に関するものである。

(従来の技術)

従来薄膜トランジスタとして用いられる絶縁ゲイト型半導体装置のゲイト絶縁膜としては、Ar原子をスパッタ用気体として用いたスパッタリング 法によって形成された酸化珪素膜が用いられていた。

(従来技術の問題点)

従来の方法においては、使用材料中に含まれ、かつ反応中にも存在する原子(例えばAr等)が、 ゲイト絶縁膜中に多数取り込まれ、膜中の固定応する原因となってしまっていた。更に反応に存在する原子のイオン程が、薄膜トランジスタの結果層を与え、その結果との表面に衝突との界面近傍に活性層とがよれ、結果として界面が形成され、結果として原立とができなかった。

「本発明の目的」

本発明は従来の絶縁膜の問題点である界面特性 の不良を解決する構成を発明することを目的とす る。

「発明の構成」

本発明は、絶縁性基板上に設けられた酸化珪素 膜と眩酸化珪素膜上に設けられた絶縁ゲイト型電 界効果トランジスタであって、前配酸化膜とゲイ ト絶縁膜を形成する酸化珪素膜の少なくとも一方 にハロゲン元素が混入されていることを特徴とす る絶縁ゲイト型半導体装置である。 絶縁性基板としては代表的にはガラス基板が用いられる。

従来この絶縁性基板であるガラス基板上に直接 半導体層を形成すした例もあるが、ガラス基板か らの不純物(特にナトリウム)の拡散の問題やガ ラス基板と半導体層との界面特性の不良等の問題 を防止するために酸化珪素膜をガラス基板上に設 けその上に半導体装置を形成すると高い信頼性を 有するデバイスを得ることができる。

本発明は絶縁性基板上の酸化珪素膜とこの酸化 珪素膜上に設けられた絶縁ゲイト型電界効果トラ ンジスタのゲイト絶縁膜の少なくとも一方にハロ ゲン元素を混入させることにより半導体層とこれ ら酸化珪素膜との間の界面に局在単位のほとんど 存在しない機成を得ようとするものである。

酸化珪素膜の作製方法としてはスパッタ法、光 CVD法、PCVD法、熱CVD法等を用いることができる。 (実施例1)

本実施例は水素または水素を含有した不活性気体雰囲気中における基板上へのスパッタ法による 半導体膜の成膜工程と、前配スパッタ法によって 得た半導体膜形成の前または後に弗化物気体と酸

品の結晶粒界では、酸素等の不純物原子が個折し 障盤(パリア)を構成しキャリアの移動を阻害するが、本発明のように格子歪みを有しているとパ リアが形成されないか又はその存在が無視できる 程度であるため、その電子の移動度も5~300 ログV・Sと非常に良好な特性を有していた。

第1図に本実施例において作製した薄膜トラン ジスタの作製工程を示す。

まず、ガラス基板(11)上にSi0±膜(12)を以下の 条件においてマグネトロン型RFスパッタ法により 200mmの厚さに形成した。

反応ガス 01 95体費%

化物気体または弗化物気体と酸化物気体を含有した不活性気体の雰囲気によりスパッタ法により酸化珪素膜を形成し前記半導体膜の一部を絶縁ゲイト型半導体装置のチャネル形成領域として構成し前記酸化珪素膜の一部をゲイト絶縁膜としたものである。

また前記半導体膜の一部をチャネル形成領域として構成する手法の一例として、水素または水素を含有した不活性気体雰囲気中によるスパッタで得られた非晶質性(アモルファスまたは極めてそ状態に近い)半導体膜(以下 a ー S i という)を450℃~700℃代表的には600℃の温度を半導体膜に与えて少なくともチャネル形成領域を結晶化させることにより本発明の絶縁ゲイト型半導体装置は得られる。

この結晶化の後の半導体膜は平均の結晶粒径が 5~400 A程度であり、かつ半導体膜中に存在 する水素含有量は5原子%以下である。また、こ の結晶性を持つ半導体膜は格子歪みを有しており ミクロに各結晶粒の界面が互いに強く密接し、結 晶粒界でのキャリアに対するバリアを削減させる 効果を持つ。このため、単に格子歪みの無い多結

NF: 5 体微%

成膜温度 150 ℃

RF(13.56MHz)出力 400W

圧力 0.5 Pa

シリコンをターゲットに使用

さらにその上にマグネトロン型RFスパッタ装置によってチャンネル形成領域となるa-Si膜(13)を100maの厚さに成膜し第1図(a)の形状を得た。

成膜条件は、不活性気体であるアルゴンと水素 雰囲気下において、

H₂/(H₄+Ar)=80% (分圧比)

成膜温度 150 ℃

RF(13.56MHz) 出力 400W

全圧力 0.5Pa

とし、ターゲットは単結晶シリコンターゲットを 用いた。

この後、450℃~700℃の温度範囲特に600℃の 温度で10時間の時間をかけ水素または不活性気体 中、本実施例においては窒素100%雰囲気中にお いてa-Si膜(13)の熱結晶化を行い、結晶性の高い 珪素半導体層を作製した。尚前配チャンネル形成 領域となるa-Si膜(13)スパッタ法によって成膜す る際、非単結晶シリコンターゲットを用い、投入 電力パワーを小さくすると粒径が無視できるほど 小さく、かつ格子歪みを有する緻密な結晶状態が 得られる。

このような方法により形成された半導体膜中に存在する酸素不純物の量はSIMS分析により、 ×10²⁴ cm⁻²、 炭素は5×10¹¹ cm⁻² であり、水 素の含有量は5 %以下であった。このSIMSを使用した不純物濃度の値は半導体膜中で探さ方向にその濃度が変化しているので、深さ方向の濃度が変化しているので、である。また、この不純物の濃度の値は結晶化の処理後であっても、変化はしていなかった。

この不純物濃度は当然ながら低い値である程、 半導体装置として使用する際には有利であること は明らかであるが、本発明の半導体膜の場合、結 晶性を持つと同時に格子歪みを持っているので結 晶粒界でパリアが形成されず、2×10²⁰ CB²⁰程 度の酸素不純物濃度が存在していても、キャリア の移動を妨害する程度は低く、実用上の問題は発 生しなかった。

マグネトロン型RFスパッタ法により以下の条件 で成襲した。

酸素 95体積% NF, 5 体積%

压力0.5pa

成膜温度100℃

RF(13.56MHz)出力400W

ターゲットとしてはシリコンターゲットまたは 合成石英のターゲットを使用した。

ここにおいても非晶質シリコンターゲットを用 投入パワーを客とすと、最密な固定電荷の存在し にくい**酸化**珪素膜を得ることができる。

本発明の構成における酸化珪素膜例えばゲイト 絶縁膜の作製をスパッタ法によって行う場合、ハロゲン元素を含む気体と酸化物気体とが不活性気 体に対して50%以内、好ましくは不活性気体を用いない条件下で成膜するとよい。

またハロゲン元素を含む気体を酸化物気体に対し2~20体積%同時に混入することにより、酸化 珪化物に同時に不本意で導入されるアルカリイオ ンの中和、珪素不対結合手の中和をも可能とする ことができる。

本発明の構成を得るために用いられるスパッタ

この半導体膜は第9図に示すレーザラマン分析のデータよりわかるように、結晶の存在を示すピークの位置が、通常の単結晶シリコンのピーク(520cm⁻¹)の位置に比べて、低波数例にシフトしており、格子歪みの存在をうらずけていた。

また、本実施例においてはシリコン半導体を使用して本発明の説明をおこなっているが、ゲルマニウム半導体やシリコンとゲルマニウムの混在した半導体をしようすることも可能であり、その際には熱結晶化の際に加える温度を100℃程度さげることが可能であった。

さらにより級密な半導体膜あるいは酸化珪素膜を形成するために前記水素雰囲気あるいは水素と不活性気体との雰囲気中でのスパッタの際、基板あるいは飛翔中のスパッタされたターゲット粒子に対して1000ma以下の強力な光またはレーザ照射を連続あるいはパルスで加えてもよい。

この熱結晶化させた珪素半導体膜に対してデバイス分離パターニングを行い第1図(a)の形状を得、この半導体膜の一部を絶縁ゲイト型半導体装置のチャネル形成領域として構成させた。

つぎに酸化珪素膜(SiO2)(15)を100nmの厚さに

法としてRPスパッタ、直流スパッタ等いずれの方法も使用できるが、スパッタターゲットが導電率の悪い酸化物、例えばSiOa等の場合、安定した放電を持続するためにRPマグネトロンスパッタ法を用いることが好ましい。

また酸化物気体としては、酸素、オゾン、亜酸 化窒素等を挙げることができるが、特にオゾンや 酸素を使用した場合、酸化珪素膜中に取り込まれ る不用な原子が存在しないので、非常に良好な絶 級膜例えばゲイト絶縁膜を得ることができた。

ない。一般には珪素に対して0.1~5体積%のハロゲン元素を膜中に混入させた。

スパッタ用の気体としてのオゾンの使用は、オ ゾンが〇ラジカルに分解されやすく、単位面積当 たりの〇ラジカル発生量が多く、成膜速度向上に 寄与することができた。

従来より行われてきたスパッタリング法による ゲイト絶縁膜の作製においては、不活性ガスであ るArが酸素ガスより多く、通常は酸素が 0~10体 **複%程度で作製されていた。すなわち、従来から** 行われてきたスパッタ法では、Arがターゲット材 料をたたき、その結果発生したターゲットの粒子 を被形成面上に成農することが当然の如く考えら れていた。これはAr等の不活性ガスがターゲット 材料をたたきだす確率(スパッタリングイールド) が高い為であった。本発明者らは、スパッタリ ング法によって作製されたゲイト絶縁膜の特性に ついて鋭意検討した結果、ゲイト絶縁膜の性能を 示す活性層とゲイト絶縁襲界面の界面準位、およ びゲイト絶縁護中の固定電荷の数を反映するフラ ットパンド電圧の理想値よりのズレが、スパッタ リング時のArガスの割合に大きく依存することを 見出した。

フラットパンド電圧とは、絶線膜中の固定電荷 の影響を打ち消すのに必要な電圧であり低い程絶 線膜としての特性が良いことをしめす。

第2図に、本実施例において作製した多結晶珪素半導体(13)上に酸化珪素膜(15)を本実施例で示した方法で形成し(第1図(a)の状態)、その上に1mmのアルミニウム電極を電子ピーム素着し調べた結果におけるフラットバンド電圧と(Arガス/酸化性ガス)の体積%との関係を示す。

Arガス100%に比べ、Arガスの量を酸化性ガス(第2図では酸素)の量より少なく、50%以下とするとフラットバンド電圧のズレが減少していることがわかる。

フラットバンド電圧の理想電圧からのズレは、Arガスの割合に大きく依存し、Arガスの割合が20 %以下の場合、ほぼ理想電圧に近い値となっている。

これらのことより、スパッタリングにより成膜 時に反応雰囲気下に存在する活性化されたAT原子 が、ゲイト絶縁膜の膜質に影響を与えており、で きるだけAT原子の存在を減らしてスパッタリング

成膜することが望ましいことが判明した。

その理由としては、Arイオンまたは活性化されたAr原子が界面に衝突して、界面での損傷、欠陥を形成し、固定電荷発生の原因となっていることが考えられる。

第3図に本実施例において作製した多結品往業 半導体(13)上にハロゲン元素が混入された酸化珪 素膜(15)(第1図(a)の状態)上にアルミニウム 電極(1mm)を形成後、300℃にてアニールを行った試料に対しての特性を示す。

この第3回は、BT(パイアス-温度)処理を施し、ゲイト電極側に負のパイアス電圧を2×10°V/cm、150℃で30分加え、さらに同一条件下で正のパイアス電圧を加え、この状態においてそれらの差すなわちフラットパンド電圧のズレ(ΔFra)の測定値と本実施例におけるゲート酸化膜である酸化珪素膜(15)をスパッタ法によって作製する際における雰囲気中の(酸素/NFa)の体積%との関係を示したグラフである。

第3図より明らかなようにNP*が0体積%の雰囲気中で酸化珪素膜をマグネトロン型RFスパッタ 法によって形成すると、(ΔP**)は9Vもあった。 しかしこの成膜中にハロゲン元素である弗素を 少しでも添加すると、その値は急激に減少した。

これは成展中にナトリウム等の正のイオンの混 人があったものが弗索を節回することにより、

Na* + P → NaP

 $Si^- + F^- \rightarrow Si^-F$

となり電気的に中和されるものと推定される。

このナトリウムの正イオンはガラス基板からも 拡散するので、ガラス基板上に弗素原子の混入さ れた酸化珪素膜を設けるのは効果がある。

この珪素の中和に関しては、水素を添加する方法も知られている。しかしこの水素との中和のSi-H結合は強い電界(BT 処理)で再分離して、再びSiの不対結合手となり、界面単位成立の原因となるため、弗素で中和した方が好ましい。

また、酸化珪素膜中には必ずSi-H結合が存在 しておりこのSi-H結合が再分離した際、弗素原 子が分離した水素を積極的に中和し、界面準位成 立を防ぐという効果もある。さらに弗素の存在に よって、Siと結合しているHは弗素と水素結合を しておりSiが固定電荷となることを防いでいる。

第4図は、この弗化物気体をさらに増加させて


いったときの耐圧を示す。耐圧は1mm φのAi電極を用い、そのリーク電流が l μ λ を越えたときとの電圧とした。

また、スパッタリングに用いる材料は全て高純度のものが好ましい。例えば、スパッタリングターゲットは4N以上の合成石英、またはLSIの基板に使用される程度に高純度のシリコン等が最も好ましい。同様にスパッタリングに使用するガスも

高純度 (5N以上) の物を用い、不純物が酸化珪素 膜中に混入することを極力差けた。

なお本実施例のように弗化物気体が添加された 酸素雰囲気中におけるスパッタ法で成膜したゲート絶縁膜である酸化珪素膜にエキシマレーザ光を 照射し、フラッシュアニールを施し、膜中に取り 入れた弗素等のハロゲン元素を活性化し、珪素の 不完全結合手と中和させ、膜中の固定電荷の発生 原因を取り除くことは効果がある。

この時、エキシマレーザのパワーとショト数を 適当に選ぶことにより上記ハロゲン元素の活性化 とゲート絶録膜下の半導体層の活性化を同時に行 うこともできる。



この酸化珪素膜(15)上にCVD法により一導電 数を付与する不純物として本実施例においてはリ ンが超入された半導体層を形成し所定のマスクパ ターンを使用して、フォトリソグラフィ加工を施 し、このドープされた半導体膜をゲイト電極的と して形成し第1図(c)の形状を得た。

この一導電型を付与する不純物が選入された半 導体層の形成法としてはスパッタ法、CVD法等の 成膜法を用いることができる。

このゲイト電極はドープされた半導体層に限定されることなくその他の材料を使用可能である。

次にこのゲイト電極図またはゲイト電極図をエッチングする際に使用したマスク等をマスクとして、セルフアラインに不純物領域(14)及び(14')をイオン打ち込み技術を使用して形成した。

これにより、ゲイト電極(20)の下の半導体層(1 7)は絶縁ゲイト型半導体装置のチャンネル領域と して構成された。

次にこれらの全て上面を覆って層間絶縁膜(18) を形成した後に、ソース、ドレイン電極のコンタ クト用の穴をあけ、その上面にスパッタ法により 金属アルミニウムを形成し、所定のパターニング を施し、ソース、ドレイン電優(16)、(16')を構 成し、絶縁ゲイト型半導体装置を完成させた。

本実施例の場合、チャンネル領域を形成する半 等体層(17)とソース(14)、ドレイン(14・)を形成 する半導体層とが同一物で構成されており、工程 の個略化をはかれる。また同じ半導体層を使用し ているため、ソース、ドレインの半導体層も結晶 性を持ち、キャリアの移動度が高いのでより高い 電気的特性を持つ絶縁ゲイト型半導体装置を実現 することができた。

最後に水素100 %雰囲気中において375 ℃の温度で水素熱アニールを30min 行い本実施例を完成させた。

この水煮熟アニールは多結晶珪素半導体中の粒 界ポテンシャを低減させ、デパイス特性を向上さ せるためである。

また本実施例において作製した薄膜トランジス 夕第1回(d)のチャンネル部(17)の大きさは100× 100μ≡の大きさである。

以上が本実施例において作製した多結品建業半等体層を用いた実践トランジスタの作製方法であるか、本実施例における水景を添加した雰囲気中でのa-Si半導体層(第1図(a)の(13))の形成とその熱再結晶化について記載する。

以下、チャンネル形成領域である第1図(a)の a-Si層(13)をマゲネトロン翌RFスパッタ法によ り成膜する際の条件である水素の濃度を変化させ た参考例5例を以下に示す。

(参考例2)

本参考例は実施例1の作製法においてチャンネル形成領域となる第1図(a)の(13)を作製する際のスパッタ時における雰囲気の分圧比を

H₂/(H₂+Ar)=0%(分圧比)

とし、他は実施例1と同様な方法によって作製し たものである。

(参考例3)

本参考例は実施例1の作製法においてチャンネル形成領域となる第1図(a)の(13)を作製する無

のスパッタ時における雰囲気の分圧比を

H₂/(H₂+A₁)=5% (分圧比)

とし、他は実施例1と同様な方法によって作製し たものである。

(参考例4)

本実施例は実施例 Iの作製法においてチャンネル形成領域となる第 I図(a)の(13)を作製する際のスパッタ時における雰囲気の分圧比を

H₂/(H₂+Ar)=20% (分圧比)

とし、他は実施例1と同様な方法によって作製し たものである。

(参考例5)

本参考例は実施例1の作製法においてチャンネル形成領域となる第1図(a)の(13)を作製する際のスパッタ時における雰囲気の分圧比を

H₁/(H₁+A₁)=30% (分圧比)

とし、他は実施例1と同様な方法によって作製し たものである。

(参考例 6)


本参考例は実施例1の作製法においてチャンネ

ル形成領域となる第1図(a)の(13)を作製する際のスパッタ時における雰囲気の分圧比を

H₂/(H₂+Ar)=50% (分圧比)

とし、他は実施例 1 と同様な方法によって作製したものである。

以下上記実施例の電気的特性を比較した結果を 示す。



第1表

Pm/Protal %	例書号
0	2
5	3
20	4
30	5
50	6
80	1

第 5 図のによれば水素分圧20%以上において顕著に高い移動度 μ (FiELD MOBILITY)が得られていることがわかる。

第6図はしきい値電圧とスパッタ時における水 素分圧比(P_H/P_{ToTAL}= H_Z/(H_Z+Ar))の関係を曲線 Aとしてグラフ化したものである。

なお曲線Bは本発明の構成との比較のために本 実施例において弗素原子の混入されていないゲート酸化膜を採用した比較例の曲線Aに対応するグ ラフ曲線である。

水素分圧比(P_x/P_{TOTAL}= H₂/(H₂+Ar)) と前配各 例番号の対応関係は表 1 の場合と同じである。 第6図より本発明の構成である弗素原子の混入されたゲート酸化膜を採用すると、従来のゲート酸化膜を採用した絶縁ゲイト型電界効果トランジスタに対して低いしきい値電圧(スレッシュホールド電圧)を得られることがわかる。

を高くするとデバイスの電気的特性が高くなって いく領向があることがわかる。

第7図〜第11図はチャンネル形成領域となる第1図(a)の(13)のa-Si膜のスパッタ法による作製時における水素分圧比=H₂/(H₂+Ar))が0%、5%、20%、30%、50%の場合における、ドレイン電圧とゲート電圧をパラメーターとした時のドレイン電流の値の変化を示したグラフである。図面の番号と水素分圧の関係と前記例の番号の関係を第2表に示す。

第2表

図面の番号	7	8	9	10	11
水素分圧	0 %	5-%	20%	30%	50%
例番号	2	3	-4	5	6

第7図における(71)、(72)、(73)、は、それぞれゲート電圧が20ボルト、25ボルト、30ボルト、であるときのドレイン電流(ID)とドレイン電圧(VD)の関係を示す曲線である。

以下の第3要に第7図における曲線の表示配号 とゲート電圧の関係を示す。

第3表

表示記号	ゲート電圧(おり)
(71)	20
(72)	25
(73)	30

なお、第8図~第11図におけるゲート電圧とド レイン電流とドレイン電圧の関係をしめす曲線の 表示記号との対応関係は、上配第3表において表 示記号の二桁めを図面の番号に変換すれば得るこ とができる。

例えば第8図の曲線(83)は、上記第3表における表示配号(73)に対応する。またこの場合第8図は第2表から参考例3に対応することがわかる。

本実施例における顕著な効果は、第8図と第9 図を比較することによって明らかになる。

すなわち、第8図におけるゲート電圧30ボルト におけるドレイン電圧とドレイン電流の関係を示 す由線(83)と、第9図におけるゲート電圧30ボルトにおけるドレイン電圧とドレイン電流の関係を 示す曲線(93)を比較すると第9図すなわち参考例 4 (第2 表参照) の方が第8 図すなわち参考例3 (第2 表参照) の場合より10倍以上のドレイン電流が得られていることがわかる。

参考例 3 と参考例 4 の違いを考えると、このことは本実施例においてa~Si腰 (第 1 図(a)の(13))を作製する際のスパッタ時に添加する水素の分圧比が 5 %から20%になると、完成された薄膜トランジスタの電気的特性が大幅に向上することを表していることがわかる。

これは以下の示す測定結果によっても確認する ことができる。

第12図は本発明の前配例 2、3、4、5のチャンネル形成領域となるa-Si膜(第1図(a)の(13))を作製する際のスパッタ時における水素の分圧比を0%、5%、20%、50%とした場合において、このa-Si膜を熱結晶化させた結晶性を持つ珪素半導体層のラマンスペクトルを示したものである。第9図に差された差示配号と例番号およびスパッタ時の水素分圧比との関係を第4表に示す。

第 4 表

表示記号	例響号	水素分圧
(121)	2	0 %
(122)	3	5 %
(128)	4	20%
(124)	5	50%

第12図を見ると曲線(122)に比較して曲線(123)、すなわちチャンネル形成領域(第1図(d)の(17))となるa-Si半導体層を作製する際のスパッタ時における水素の分圧比が5%の場合と20%の場合を比較すると、熱結晶化させた場合スパッタ時における水素の分圧比が20%の場合のラマンスペクトルは顕著にその半導体シリコンの結晶性が表れていることがわかる。

またその平均の結晶粒径は半値幅より5~40 0人代表的には50~300人である。そしてラマンスペクトルのピークの位置は単結晶シリコンのピークの位置である520cm⁻¹よりも低波数側にずれており、明らかに格子歪を有していた。

このことは本発明の特徴を顕著に示している。

すなわち水業を添加したスパッタ法によるa-Si膜の作製の効果は、そのa-Si膜を熱結晶化させて初めて現れるものであるということである。

このように、格子歪みを有していると微結晶粒の各々がお互いに無理に縮んだ状態となっているので、お互いの結晶粒界での密接が強くなり、結晶粒界部分でのキャリアに対するエネルギーバリアも存在せず、かつ酸素等の不純物の偏折も発生しにくくなり、結果として、高いキャリアの移動度を実現することが可能となる。

この事により、半導体膜中に存在する、不純物の震度が2×10²⁰cm⁻¹⁸程度存在するものであっても、キャリアに対するパリアを形成せず、絶縁ゲイト型半導体装置のチャネル領域として使用することができるのである。しかし、この不純物濃度は低いにこしたことはない。

また第2表を参照し、第9図、第10図、第11図 を比較すると、前記a-Si膜を作要する際のスパッ 夕時における水素の分圧の割合が高くなるにした がいドレイン電流が大きくなっていることがわか

る。このことは、第 8 図(93)、第10図(103) 、第 11図(113) の曲線を比較すれば明らかである。

一般に電界効果トランジスタである薄膜トランジスタにおいてドレイン電圧VDが低い場合においては、ドレイン電流IDとドレイン電圧VDとの関係は以下の式によって表される。

ID=(Ψ/L)μC(VG-VT)VD (イ)

(Solid_State electronics. Vol. 24. No. 11. pp. 10 59, 1981. Printed in Britain)

上記(イ)式において、Wはチャンネル幅、L はチャンネル長、μはキャリアの移動度、Cはゲート酸化腺の静電容量、VGはゲート電圧、VTはし きい値電圧、である。第7図~第11図に示された 曲線の原点付近はこの(イ)式によって姿される。

第7図~第11図は第2表を見れば明らかなよう に前配例2~6に対応しているものであり、前記 例2~6はチャンネル形成領域となるa-Si譲をス パッタ法により作製する際の水素の分圧比を変え たものである。

水素の分圧比を定めれば、キャリアの移動度ル

としきい値電圧VTは定まり、またW、し、Cは薄膜トランジスタの構造によって定まる定数であるから(イ)の変数はID, VG, VDとなる。第7図~第11図に示されている曲線の原点付近は、変数VGを固定してあるので結局(16-1)式によって表されることがわかる。なお、(イ)式は第7図~第11図に示されている曲線の原点付近を表せるにすぎない。これはこの式がドレイン電圧VDが低い場合において成り立つ近似式にすぎないからである。

さて (イ) 式によるとしきい値電圧VTが低く、 移動度μが大きいほどグラフの曲線すなわち第7 図~第11図に示されている曲線の原点付近の傾き は大きくなることが示される。

このことは、第4図、第5図の各例ごとのμ、 VTの値の違いに基づき第7図〜第11図に示される 曲線を比較すれば明らかである。

(イ)式によれば、薄膜トランジスタの電気的 特性は μ とVTに依存していることがわかる。

よって第5図、第6図それぞれから単独にデバイスの特性を決めることはできないことになる。


そこで、第7図~第11図に示される曲線の頭点 の傾きを比較すると、明らかにチャンネル形成領域となるa-Si膜を形成する際のスパッタ時における水素分圧比は、少なくとも20%以上、可能なら 100%とすることがよいと結論できる。

このことは以下の考察によっても理解すること ができる。

第7図~第11図を比較するとチャンネル形成個域となる第1図(a)の(13)のa-Si膜をスパッタ法によって作製する際の水素の100%に近い程、大きなドレイン電流が得られていることがわかる。

このことは曲線(73)、(83)、(93)、(103)、(1 13) を比較すれば明らかである。

また本発明の効果を示すデータとして以下に第 5 表を示す。



 μ はキャリアの移動度を示し単位は $(cm^x/V \cdot s)$ である。

on/off特性というのは、前記(VG-ID)特性を示す曲線におけるVG=30ボルトにおけるIDの値とIDの最小値の値との比の対象値である。

この第5妻より、総合的にみてより高性能な半 導体装置を本実施例の方法で得るには、上記水業 分圧比が80%以上の条件を採用するのが適当であ ることがわかる。

『実施例2』

本実施例においては、第13回にしめされた構造 の絶縁ゲイト型半導体装置を示す。

絶縁基板上に酸化珪素膜をコートすることは実 施例1と同じであるが、本実施例においては、チャネル領域を構成する半導体層の作製の前にゲイ ト絶縁膜の形成を終える作製方法を示している。

絶縁膜(2)の上にスパッタ法により金属モリブデンを厚さ3000人に形成し、所定のパターンニングをして、ゲイト電極200を形成した。

次にゲート酸化農(SiOx)(15)を100nmの厚さに

第5表

水素分圧比	S條	VT	μ	on/off特性
0	2, 5	10.6	0. 30	5. 4
5	2.4	7. 9	0.46	5.7
20	1.6	4.9	2.11	6. 7
30	1,1	4.5	3. 87	6. 9
50	0.78	2. 5	10.1	6. 9
80	0.49	1.9	35. 1	6.2

第5表において、水素分圧比というのは本実施例におけるチャンネル形成領域(第1図(d)の(17))となるa-Si膜(第1図(a)の(13))をマグネトロン型RPスパッタ法によって作製する際における雰囲気の条件である。

S値というのは、デバイスの特性を示すゲート 電圧(VG)とドレイン電流(ID)の関係を示すグラフ における曲線の立ち上がり部分の[d(ID)/d(VG)]⁻¹ の値の最小値であり、この値が小さい程(VG-ID) 特性を示す曲線の傾きの鋭さが大きく、デバイス の電気的特性が高いことを示す。

VT はしきい値電圧を示す。

マグネトロン型RFスパッタ法により以下の条件で成態した。

酸素 95% NF: 5%

丘力 0.5pa,

成膜温度100℃

RP(13.56MHz)出力400W

シリコンターゲットまたは合成石英のターゲッ トを使用した。

この酸化珪素膜の上にマグネトロン型RPスパッ 夕装置によってチャンネル形成領域となるa-Si膜 (13)を100mの厚さに成膜する。

成膜条件は、不活性気体であるアルゴンと水業 雰囲気下において、

H₂/(H₂+Ar)=80% (分圧比)

成膜温度 150 ℃

RF(13,56MHz) 出力 400W

全圧力 0.5Pa

とし、ターゲットは多緒晶あるいは非単結晶のSi ターゲットを用いた。

この後、450℃~700℃の温度範囲特に600℃の

温度で10時間の時間をかけ水素または不活性気体中、本実施例においては窒素100%雰囲気中においてa-Si膜(13)の熱結晶化を行い、結晶性の高い珪素半導体層を作製した。このような方法により形成された半導体膜中に存在する酸素不純物の量はSIMS分析により1×10^{26cm-1}、炭素は4×10^{11cm-1}であり、水素の含有量は5%以下であった。これによりゲイト電極図の上にチャネル領域のを構成させることができた。

次にn*a-Si膜(14)を以下に示す条件でマグネトロン型RPスパッタ法により50nmの厚さに成膜した。

成職条件は、水素分圧比10~99%以上(本実施 例では80%)、アルゴン分圧比10~99%(本実施 例では19%)の雰囲気中において、

成膜温度 150 ℃

RF(13.56MHz) 出力 400W

全压力 0.5Pa

でありターゲットとしてリンをドープした単結晶 シリコンを使用した。

~500℃の範囲、RP出力は500H2~100GH2の範囲に おいて、111~10MMの範囲で任意に選ぶことができ 、またパルスエネルギー発信源と組み合わせても よい。

さらに強力な光照射 (被長1000mm以下) エネルギーや、電子サイクロトロン共鳴(ECR)条件を使用することによって、より水素を高プラズマ化させてスパッタリングを行ってもよい。

これは、水素という軽い原子をよりプラズマ化させスパッタリングに必要な正イオンを効率よく 生成させてスパッタによって成膜される膜中のマイクロ構造、本実施例の場合においてはa-Si膜中のマイクロ構造の発生を防止するためである。

また前記他の反応性気体を上記の手段に応用してもよい。

本実施例は非品質性の半導体膜を単に a - S i 腰として配載した。これは通常はシリコン半導体 を示しているが、その他にゲルマニウムまたはシ リコンとゲルマニウムの混合 Si * Ge1-* * (0 < X < 1) で あってもよい。 次にこの半導体層 0.4の上にソース、ドレイン用の電極のためのアルミニウム膜を形成し、パターニングを施し、ソース、ドレインの不純物領域(14)(14') およびソース、ドレインの電極(18)、(16')を形成して、半導体装置を完成した。

本実施例においては、チャネル形成領域の半導体層形成前にゲイト絶縁が形成されているので、熟結晶化の処理の際に、ゲイト絶縁膜とチャネル領域の界面付近が適度に熱アニールされ、界面準位密度をさげることができるという特徴を持つ。

なお、本実施例等においては熱結晶化させる半 導体層としてa-Si膜を用いたが、本発明は他の非 単結晶半導体を熱結晶化させる場合においても有 効であることはいうまでもない。

また上記スパッタ時における不活性気体としてはArを用いたが、その他Heなどのハロゲン気体、またはSiH4、SizH4などの反応性気体をプラズマ化させたものを用いても良い。また、本実施例のマグネトロン型RPスパッタ法によるa-Si膜の成膜において、水素濃度は5~100%、成膜温度は50

また、本発明の構成はスタガード型、コプレナー型、逆スタガード型、逆コプレナー型の絶縁ゲイト型電界効果トランジスタに適用できることはいうまでもない。

(発明の効果)

本発明の構成をとることによって、半導体膜と ゲート酸化膜との界面特製の傷めてよい絶縁ゲイ ト型半導体装置を実現することができた。

4.図面の簡単な説明

第1図は本実施例1の作製工程をしめす。

第2図は本実施例の酸化珪素膜におけるフラットパンド電圧と(Arガス/酸化性ガス)%の関係を示したものである。

第3図は本実施例の酸化珪素膜における ΔF_{rs} と酸素雰囲気中における NF_{s} の体積%との関係を示したグラフである。

第4回は本実施例の酸化珪素膜における耐圧と 酸素雰囲気中におけるNP₅の体積%との関係を示 したグラフである。

第5図は水素の分圧比とキャリアの移動度との

関係を示したものである。

第6図は水素の分圧比としきい値との関係を示 したものである。

第7図、第8図、第9図、第10図及び第11図は ゲート電圧の値を固定した場合におけるドレ イン電圧とドレイン電流の関係を示すもので ある

第12図は本発明の結晶性を持つ半導体膜のラマンスペクトルをしめしたものである。

第13図は本発明の他の実施例を示す。

- (11)・・・ガラス基板
- (12)···SiO:膜
- (13)···a-Si活性層
- (14) ・・ソース領域の半導体層
- (14)・・・ドレイン領域の半導体層
- (15)・・・ゲート酸化原(SiOz)
- (16)・・・ソース電極
- (16.)・・・ドレイン電極
- (17)・・・チャンネル形成領域
- (18)・・・層間絶縁物


(20)・・・ゲート電板


特許出願人


株式会社半導体エネルギー研究所

代表者 山 崎 舜













第 / 図




第 / 図










第 2 図 1153








第 6 図













第 // 図





第 /3 図

DIALOG(R)File 347:JAPIO

(c) 2000 JPO & JAPIO. All rts. reserv.

Image available 03800579

INSULATING GATE TYPE SEMICONDUCTOR DEVICE

PUB. NO.:

04-165679 [JP 4165679 A]

PUBLISHED:

June 11, 1992 (19920611)

INVENTOR(s): YAMAZAKI SHUNPEI

APPLICANT(s): SEMICONDUCTOR ENERGY LAB CO LTD [470730] (A Japanese

Company or Corporation), JP (Japan)

APPL. NO.:

02-293264 [JP 90293264]

FILED:

October 29, 1990 (19901029)

INTL CLASS:

[5] H01L-029/784; H01L-021/322

JAPIO CLASS: 42.2 (ELECTRONICS -- Solid State Components)

JAPIO KEYWORD:R002 (LASERS); R004 (PLASMA); R011 (LIQUID CRYSTALS); R097

(ELECTRONIC MATERIALS -- Metal Oxide Semiconductors, MOS)

JOURNAL:

Section: E, Section No. 1270, Vol. 16, No. 465, Pg. 51,

September 28, 1992 (19920928)

ABSTRACT

PURPOSE: To display the excellent characteristics of a thin film transistor by a method wherein halogen element is mixed in at least one out of the silicon oxide film and the gate insulating film of an insulating gate type field effect transistor to form the interface level.

CONSTITUTION: Halogen element is mixed in at least one out of the silicon oxide film 12 on an insulating substrate 11 and the gate insulating film 15 of an insulating gate type field effect transistor so that almost no local level may exist in the interface between semiconductor layers 14 and the silicon oxide film 12. That is, the silicon oxide film 12 is formed by sputtering process in the atmosphere of fluoride gas and oxide gas or fluoride gas and an inert gas containing the oxide gas while a part of the semiconductor films 14 is formed as the channel formation region 17 of the title insulating gate type semiconductor device. Through these procedures, said semiconductor device displaying excellent interfacial characteristics between the semiconductor films 14 and the gate oxide film 15 can be realized.

DIALOG(R)File 352:Derwent WPI

(c) 2001 Derwent Info Ltd. All rts. reserv.

008851979 **Image available** WPI Acc No: 1991-355999/199149

XRAM Acc No: C91-153435 XRPX Acc No: N91-272457

High reliability thin-film transistors - for use in LCD or display image sensors

Patent Assignee: SEMICONDUCTOR ENERGY LAB (SEME); YAMAZAKI S (YAMA-I);

ZHANG H (ZHAN-I)

Inventor: YAMAZAKI S; ZHANG H

Number of Countries: 005 Number of Patents: 012

Patent Family:

Patent No	Kind	Date	Applicat No	Kind	Date V	Week	
EP 459763	Α	19911204	EP 91304819	Α	19910529	199149	В
JP 4032267	Α	19920204	JP 90140580	Α	19900529	199218	
JP 4165679	Α	19920611	JP 90293264	Α	19901029	199230	
US 5313075	Α	19940517	US 91704103	Α	19910522	199419	
	•		US 9344883	Α	19930409		
US 5523240	Α	19960604	US 91704103	Α	19910522	199628	
			US 9344883	Α	19930409		
			US 94219286	Α	19940328		
JP 8264527	Α	19961011	JP 90293264	Α	19901029	199651	
			JP 96110307	Α	19901029		
JP 8274345	Α	19961018	JP 90293264	Α	19901029	199701	
			JP 96110306	Α	19901029		
EP 459763	B 1	19970502	EP 91304819	Α	19910529	199722	
DE 69125886	E	19970605	DE 625886	Α	19910529	199728	
			EP 91304819	Α	19910529		
JP 2652368	B 2	19970910	JP 90293264	Α	19901029	199741	
			JP 96110306	Α	19901029		
JP 10313122	Α	19981124	JP 90140580	Α	19900529	199906	
			JP 98145642	Α	19900529		
JP 11340473	Α	19991210	JP 98145642	Α	19980527	200009	N
			JP 98377420	Α	19980527		

Priority Applications (No Type Date): JP 90293264 A 19901029; JP 90140580 A 19900529; JP 96110307 A 19901029; JP 96110306 A 19901029; JP 98145642 A 19900529; JP 98377420 A 19980527

Cited Patents: Jnl.Ref; FR 2573916; JP 1035959; JP 2077127; JP 61183970; JP 62039068; JP 62244165; JP 135959; JP 277127; JP 6239068

Patent Details:

Patent No Kind Lan Pg Main IPC Filing Notes

EP 459763 A 27

Designated States (Regional): DE FR GB

JP 11340473 A 5 H01L-029/786 Div ex application JP 98145642

JP 4032267 A 5

JP 4165679 A 15 H01L-029/784

US 5313075 A 25 H01L-027/01 Cont of application US 91704103 US 5523240 A 25 H01L-021/225 Cont of application US 91704103

Div ex application US 9344883

Div ex patent US 5313075

JP 8264527 A 12 H01L-021/316 Div ex application JP 90293264 JP 8274345 A 12 H01L-029/786 Div ex application JP 90293264

EP 459763 B1 E 27 H01L-029/786

Designated States (Regional): DE FR GB

DE 69125886 E H01L-029/786 Based on patent EP 459763

JP 2652368 B2 14 H01L-029/786 Div ex application JP 90293264

Previous Publ. patent JP 8274345

JP 10313122 A 9 H01L-029/786 Div ex application JP 90140580

Abstract (Basic): EP 459763 A

Thin film transistor is formed on a substrate comprising source and drain regions, also a channel region, a gate electrode and a gate insulator. A protective layer-formed between transistor and substrate prevents transistor contamination from impurities in substrate. A halogen element can be added to the gate insulator. Protective layer is made of silicon oxide with a halogen added.

Channel region comprises a non-single crystalline semiconductor of distorted lattice structure containing silicon.

USE/ADVANTAGE - Used partic. as a highly reliable thin-film transistor suitable as a driving element in display image sensor or liq. crystal device. Reliability is main advantage of the device. (27pp Dwg.No.2c/23)

Title Terms: HIGH; RELIABILITY; THIN; FILM; TRANSISTOR; LCD; DISPLAY; IMAGE; SENSE

Derwent Class: L03; U12; U14

International Patent Class (Main): H01L-021/225; H01L-021/316; H01L-027/01;

H01L-029/784; H01L-029/786

International Patent Class (Additional): C23C-014/34; H01L-021/20;

H01L-021/268; H01L-021/322; H01L-021/336; H01L-021/84; H01L-029/49;

H01L-029/78

File Segment: CPI; EPI